Komentář Dosáhl jste požadovaného počtu bodů.

Úloha 1
Nesprávně
Bodů 0,00 / 0,20

Z možností vyberte, které způsoby zápisu zajistí korektní 8bitový výsledek aritmetické operace a + b ve VHDL, tj. **ošetří přetečení**.

Operandy **a, b** jsou typu **signed(3 downto 0)** a výsledek **result** typu **signed(7 downto 0)**.

Vyberte jednu nebo více možností:

- a. `result <= ("1000" & a) + b;`
- b. `result <= a + b + "00000000";`
- c. `result <= (a & "0000") + b;`
- d. `result <= RESIZE(a,8) + b;` ✓
- e. `result <= X"00" + a + b;`
- f. `result <= ("0000" & a) + b;` ✗

Vaše odpověď je chybná.

Správné odpovědi jsou: `result <= X"00" + a + b;`, `result <= RESIZE(a,8) + b;`

Úloha 2
Částečně správné
Bodů 0,13 / 0,20

Vyberte pravdivá tvrzení:

Vyberte jednu nebo více možností:

- a. výchozí přiřazení lze použít pouze v sekvenčních procesech
- b. proces s wait příkazem nikdy nelze syntetizovat
- c. kombinační proces reaguje na aktuální i předchozí stav, ve kterém se kombinační proces nacházel
- d. kombinační proces nemůže obsahovat podmínku s rising_edge ✓
- e. výstupní port lze použít na pravé straně výrazu
- f. výsledek simulace a implementace kombinačního procesu s neúplným sensitivity listem bude rozdílný ✓

Vaše odpověď je částečně správná.

Vybrali jste správně 2.

Správné odpovědi jsou: proces s wait příkazem nikdy nelze syntetizovat, výsledek simulace a implementace kombinačního procesu s neúplným sensitivity listem bude rozdílný, kombinační proces nemůže obsahovat podmínku s rising_edge

Úloha 3
Částečně správné
Bodů 0,12 / 0,20

Z následujících ukázek syntetizovatelného VHDL kódu vyberte ty, které obsahují alespoň jednu chybu. V ukázkách nehledejte syntaktické chyby (chybějící středníky apod.), ale chyby sémantické, latche a další nedovolené konstrukce pro syntézu.

Vyberte jednu nebo více možností:

```
entity uart_gen is
  port (
    clk  : in  std_logic;
    tx_o : out std_logic := '1' -- '1' is initial output value
  );
end uart_gen;

architecture uart_gen_arch of uart_gen is
  signal tx : std_logic;
begin
  ...
  tx_o <= tx and tx_o;
end architecture uart_gen_arch;
```

✓

```
process(clk)
begin
  if rising_edge(clk) then
    cnt_ena <= not cnt_ena;     -- cnt_ena is signal
  end if;
end process;
```

```
architecture top_arch of top is
begin
  led_o <= (others => '1');  -- default assignment

  led_o (0) <= '1' when sw_i = "11" else
               '0';
end architecture top_arch;
```

✓

```
architecture top_arch of top is
  ...
begin
  led_o <= led_green_i when a_i(0) = '1' else
           led_red_i;
end architecture top_arch;
```

✗

```
process(clk)
begin
  if rising_edge(clk) then
    led_o <= led_green;
  end if;
end process;

process(clk)
begin
  if rising_edge(clk) then
    led_green <= not led_green;
  end if;
end process;
```

```
process(clk, cnt_ena)
begin
  if clk = '1' then
    led_o <= cnt_ena;
  end if;
end process;
```

✓

Vaše odpověď je částečně správná.

Zvolili jste příliš mnoho možností.

Správné odpovědi jsou:

```
architecture top_arch of top is
begin
  led_o <= (others => '1');  -- default assignment

  led_o (0) <= '1' when sw_i = "11" else
               '0';
end architecture top_arch;
```

,

```
process(clk, cnt_ena)
begin
  if clk = '1' then
    led_o <= cnt_ena;
  end if;
end process;
```

,

```
entity uart_gen is
  port (
    clk  : in  std_logic;
    tx_o : out std_logic := '1' -- '1' is initial output value
  );
end uart_gen;

architecture uart_gen_arch of uart_gen is
  signal tx : std_logic;
begin
  ...
  tx_o <= tx and tx_o;
end architecture uart_gen_arch;
```

Úloha 4
Správně
Bodů 0,20 / 0,20

Z možností vyberte, které obvody odpovídají popisu ve VHDL (obdobně jako v domácím cvičení).

```
process (clk) is
begin
  if rising_edge(clk) then
    q_s <= not q_s;
  end if;
end process;
```

Vyberte jednu nebo více možností:





✓